BDTA USP - Resultado da busca

Trabalho de Conclusão de Curso (Graduação)
Medidor de produtividade de um motor de britagem primária trifásico (2019)
Pacheco, Ana Luísa Vieira; Cari, Elmer Pablo Tito (Orientador)
Unidade: EESC
Subjects: BRITAGEM, CIRCUITOS INTEGRADOS, EQUIPAMENTOS DE MINERAÇÃO, PRODUTIVIDADE
A citação é gerada automaticamente e pode não estar totalmente de acordo com as normas
ABNT
PACHECO, Ana Luísa Vieira. Medidor de produtividade de um motor de britagem primária trifásico. 2019. Trabalho de Conclusão de Curso (Graduação) – Escola de Engenharia de São Carlos, Universidade de São Paulo, São Carlos, 2019. Disponível em: https://bdta.abcd.usp.br/directbitstream/9d60c7f9-7e5e-440f-9706-b802ab1e4bcf/Pacheco_AnaLuisa_tcc.pdf. Acesso em: 27 abr. 2024.
APA
Pacheco, A. L. V. (2019). Medidor de produtividade de um motor de britagem primária trifásico (Trabalho de Conclusão de Curso (Graduação). Escola de Engenharia de São Carlos, Universidade de São Paulo, São Carlos. Recuperado de https://bdta.abcd.usp.br/directbitstream/9d60c7f9-7e5e-440f-9706-b802ab1e4bcf/Pacheco_AnaLuisa_tcc.pdf
NLM
Pacheco ALV. Medidor de produtividade de um motor de britagem primária trifásico [Internet]. 2019 ;[citado 2024 abr. 27 ] Available from: https://bdta.abcd.usp.br/directbitstream/9d60c7f9-7e5e-440f-9706-b802ab1e4bcf/Pacheco_AnaLuisa_tcc.pdf
Vancouver
Pacheco ALV. Medidor de produtividade de um motor de britagem primária trifásico [Internet]. 2019 ;[citado 2024 abr. 27 ] Available from: https://bdta.abcd.usp.br/directbitstream/9d60c7f9-7e5e-440f-9706-b802ab1e4bcf/Pacheco_AnaLuisa_tcc.pdf
Trabalho de Conclusão de Curso (Graduação)
Desenvolvimento e implementação de processador com arquitetura Harvard em tecnologia CMOS de 0,35µm (2018)
Prearo, Guilherme; Soares Junior, João Navarro (Orientador)
Unidade: EESC E ICMC
Subjects: ARQUITETURA E ORGANIZAÇÃO DE COMPUTADORES, CIRCUITOS INTEGRADOS, HARDWARE
A citação é gerada automaticamente e pode não estar totalmente de acordo com as normas
ABNT
PREARO, Guilherme. Desenvolvimento e implementação de processador com arquitetura Harvard em tecnologia CMOS de 0,35µm. 2018. Trabalho de Conclusão de Curso (Graduação) – , Universidade de São Paulo, São Carlos, 2018. Disponível em: https://bdta.abcd.usp.br/directbitstream/d7228408-d06f-4212-b642-7dbca934a64e/Prearo_Guilherme_tcc.pdf. Acesso em: 27 abr. 2024.
APA
Prearo, G. (2018). Desenvolvimento e implementação de processador com arquitetura Harvard em tecnologia CMOS de 0,35µm (Trabalho de Conclusão de Curso (Graduação). , Universidade de São Paulo, São Carlos. Recuperado de https://bdta.abcd.usp.br/directbitstream/d7228408-d06f-4212-b642-7dbca934a64e/Prearo_Guilherme_tcc.pdf
NLM
Prearo G. Desenvolvimento e implementação de processador com arquitetura Harvard em tecnologia CMOS de 0,35µm [Internet]. 2018 ;[citado 2024 abr. 27 ] Available from: https://bdta.abcd.usp.br/directbitstream/d7228408-d06f-4212-b642-7dbca934a64e/Prearo_Guilherme_tcc.pdf
Vancouver
Prearo G. Desenvolvimento e implementação de processador com arquitetura Harvard em tecnologia CMOS de 0,35µm [Internet]. 2018 ;[citado 2024 abr. 27 ] Available from: https://bdta.abcd.usp.br/directbitstream/d7228408-d06f-4212-b642-7dbca934a64e/Prearo_Guilherme_tcc.pdf
Trabalho de Conclusão de Curso (Graduação)
Unidade de condicionamento de sinais aplicada à plataforma PC104 focada ao desenvolvimento e execução de funções de proteção em sistemas elétricos (2012)
Souza, Gustavo Pereira de; Vieira Júnior, José Carlos de Melo (Orientador)
Unidade: EESC
Subjects: CIRCUITOS ELETRÔNICOS, CIRCUITOS INTEGRADOS, RELÉS, SENSOR
A citação é gerada automaticamente e pode não estar totalmente de acordo com as normas
ABNT
SOUZA, Gustavo Pereira de. Unidade de condicionamento de sinais aplicada à plataforma PC104 focada ao desenvolvimento e execução de funções de proteção em sistemas elétricos. 2012. Trabalho de Conclusão de Curso (Graduação) – Escola de Engenharia de São Carlos, Universidade de São Paulo, São Carlos, 2012. Disponível em: https://bdta.abcd.usp.br/directbitstream/f833879b-7837-4d70-a3de-c4934141552e/Souza_Gustavo_Pereira_de.pdf. Acesso em: 27 abr. 2024.
APA
Souza, G. P. de. (2012). Unidade de condicionamento de sinais aplicada à plataforma PC104 focada ao desenvolvimento e execução de funções de proteção em sistemas elétricos (Trabalho de Conclusão de Curso (Graduação). Escola de Engenharia de São Carlos, Universidade de São Paulo, São Carlos. Recuperado de https://bdta.abcd.usp.br/directbitstream/f833879b-7837-4d70-a3de-c4934141552e/Souza_Gustavo_Pereira_de.pdf
NLM
Souza GP de. Unidade de condicionamento de sinais aplicada à plataforma PC104 focada ao desenvolvimento e execução de funções de proteção em sistemas elétricos [Internet]. 2012 ;[citado 2024 abr. 27 ] Available from: https://bdta.abcd.usp.br/directbitstream/f833879b-7837-4d70-a3de-c4934141552e/Souza_Gustavo_Pereira_de.pdf
Vancouver
Souza GP de. Unidade de condicionamento de sinais aplicada à plataforma PC104 focada ao desenvolvimento e execução de funções de proteção em sistemas elétricos [Internet]. 2012 ;[citado 2024 abr. 27 ] Available from: https://bdta.abcd.usp.br/directbitstream/f833879b-7837-4d70-a3de-c4934141552e/Souza_Gustavo_Pereira_de.pdf
Trabalho de Conclusão de Curso (Graduação)
Implementação em Hardware de uma Rede Neural WISARD (2012)
Rossales, Isabela Rodrigues do Prado; Soares Junior, João Navarro (Orientador)
Unidade: EESC E ICMC
Subjects: CIRCUITOS FPGA, CIRCUITOS INTEGRADOS, HARDWARE, REDES NEURAIS
A citação é gerada automaticamente e pode não estar totalmente de acordo com as normas
ABNT
ROSSALES, Isabela Rodrigues do Prado. Implementação em Hardware de uma Rede Neural WISARD. 2012. Trabalho de Conclusão de Curso (Graduação) – , Universidade de São Paulo, São Carlos, 2012. Disponível em: https://bdta.abcd.usp.br/directbitstream/f9ed4b3d-d15c-4248-8f66-f4da14c3fe2e/Rossales_Isabela_Rodrigues_do_Prado.pdf. Acesso em: 27 abr. 2024.
APA
Rossales, I. R. do P. (2012). Implementação em Hardware de uma Rede Neural WISARD (Trabalho de Conclusão de Curso (Graduação). , Universidade de São Paulo, São Carlos. Recuperado de https://bdta.abcd.usp.br/directbitstream/f9ed4b3d-d15c-4248-8f66-f4da14c3fe2e/Rossales_Isabela_Rodrigues_do_Prado.pdf
NLM
Rossales IR do P. Implementação em Hardware de uma Rede Neural WISARD [Internet]. 2012 ;[citado 2024 abr. 27 ] Available from: https://bdta.abcd.usp.br/directbitstream/f9ed4b3d-d15c-4248-8f66-f4da14c3fe2e/Rossales_Isabela_Rodrigues_do_Prado.pdf
Vancouver
Rossales IR do P. Implementação em Hardware de uma Rede Neural WISARD [Internet]. 2012 ;[citado 2024 abr. 27 ] Available from: https://bdta.abcd.usp.br/directbitstream/f9ed4b3d-d15c-4248-8f66-f4da14c3fe2e/Rossales_Isabela_Rodrigues_do_Prado.pdf
Trabalho de Conclusão de Curso (Graduação)
Implementação em asic do módulo de processamento da arquitetura para cálculo da transformada da distância euclidiana (2011)
Reis, Lukas Alves; Luppe, Maximiliam (Orientador)
Unidade: EESC E ICMC
Subjects: CIRCUITOS INTEGRADOS, MICROELETRÔNICA
A citação é gerada automaticamente e pode não estar totalmente de acordo com as normas
ABNT
REIS, Lukas Alves. Implementação em asic do módulo de processamento da arquitetura para cálculo da transformada da distância euclidiana. 2011. Trabalho de Conclusão de Curso (Graduação) – , Universidade de São Paulo, São Carlos, 2011. Disponível em: https://bdta.abcd.usp.br/directbitstream/7cd18840-bce5-4eb9-99ca-d197bccd2a7c/Lukas_Alves_Reis.pdf. Acesso em: 27 abr. 2024.
APA
Reis, L. A. (2011). Implementação em asic do módulo de processamento da arquitetura para cálculo da transformada da distância euclidiana (Trabalho de Conclusão de Curso (Graduação). , Universidade de São Paulo, São Carlos. Recuperado de https://bdta.abcd.usp.br/directbitstream/7cd18840-bce5-4eb9-99ca-d197bccd2a7c/Lukas_Alves_Reis.pdf
NLM
Reis LA. Implementação em asic do módulo de processamento da arquitetura para cálculo da transformada da distância euclidiana [Internet]. 2011 ;[citado 2024 abr. 27 ] Available from: https://bdta.abcd.usp.br/directbitstream/7cd18840-bce5-4eb9-99ca-d197bccd2a7c/Lukas_Alves_Reis.pdf
Vancouver
Reis LA. Implementação em asic do módulo de processamento da arquitetura para cálculo da transformada da distância euclidiana [Internet]. 2011 ;[citado 2024 abr. 27 ] Available from: https://bdta.abcd.usp.br/directbitstream/7cd18840-bce5-4eb9-99ca-d197bccd2a7c/Lukas_Alves_Reis.pdf
Trabalho de Conclusão de Curso (Graduação)
Dimerização de um reator eletrônico de lâmpadas T5 utilizando o CI L6574 (2010)
Oliveira, Leonardo de; Aguiar, Manoel Luis de (Orientador)
Unidade: EESC
Subjects: CIRCUITOS ELETRÔNICOS, CIRCUITOS INTEGRADOS
A citação é gerada automaticamente e pode não estar totalmente de acordo com as normas
ABNT
OLIVEIRA, Leonardo de. Dimerização de um reator eletrônico de lâmpadas T5 utilizando o CI L6574. 2010. Trabalho de Conclusão de Curso (Graduação) – Escola de Engenharia de São Carlos, Universidade de São Paulo, São Carlos, 2010. Disponível em: https://bdta.abcd.usp.br/directbitstream/6ef91a78-21ec-42cb-8a1d-04287d3a7266/Oliveira_Leonardo_de.pdf. Acesso em: 27 abr. 2024.
APA
Oliveira, L. de. (2010). Dimerização de um reator eletrônico de lâmpadas T5 utilizando o CI L6574 (Trabalho de Conclusão de Curso (Graduação). Escola de Engenharia de São Carlos, Universidade de São Paulo, São Carlos. Recuperado de https://bdta.abcd.usp.br/directbitstream/6ef91a78-21ec-42cb-8a1d-04287d3a7266/Oliveira_Leonardo_de.pdf
NLM
Oliveira L de. Dimerização de um reator eletrônico de lâmpadas T5 utilizando o CI L6574 [Internet]. 2010 ;[citado 2024 abr. 27 ] Available from: https://bdta.abcd.usp.br/directbitstream/6ef91a78-21ec-42cb-8a1d-04287d3a7266/Oliveira_Leonardo_de.pdf
Vancouver
Oliveira L de. Dimerização de um reator eletrônico de lâmpadas T5 utilizando o CI L6574 [Internet]. 2010 ;[citado 2024 abr. 27 ] Available from: https://bdta.abcd.usp.br/directbitstream/6ef91a78-21ec-42cb-8a1d-04287d3a7266/Oliveira_Leonardo_de.pdf
Trabalho de Conclusão de Curso (Graduação)
Uma ferramenta computacional para a geração automática de símbolos e esquemáticos de componentes eletrônicos (2010)
Prado, Marcelo Loyo; Aguiar, Manoel Luis de (Orientador)
Unidade: EESC
Subjects: CIRCUITOS INTEGRADOS, LINGUAGEM DE PROGRAMAÇÃO
A citação é gerada automaticamente e pode não estar totalmente de acordo com as normas
ABNT
PRADO, Marcelo Loyo. Uma ferramenta computacional para a geração automática de símbolos e esquemáticos de componentes eletrônicos. 2010. Trabalho de Conclusão de Curso (Graduação) – Escola de Engenharia de São Carlos, Universidade de São Paulo, São Carlos, 2010. Disponível em: https://bdta.abcd.usp.br/directbitstream/0d36e840-7091-4f94-b2d3-d686424680c5/Prado_Marcelo_Loyo.pdf. Acesso em: 27 abr. 2024.
APA
Prado, M. L. (2010). Uma ferramenta computacional para a geração automática de símbolos e esquemáticos de componentes eletrônicos (Trabalho de Conclusão de Curso (Graduação). Escola de Engenharia de São Carlos, Universidade de São Paulo, São Carlos. Recuperado de https://bdta.abcd.usp.br/directbitstream/0d36e840-7091-4f94-b2d3-d686424680c5/Prado_Marcelo_Loyo.pdf
NLM
Prado ML. Uma ferramenta computacional para a geração automática de símbolos e esquemáticos de componentes eletrônicos [Internet]. 2010 ;[citado 2024 abr. 27 ] Available from: https://bdta.abcd.usp.br/directbitstream/0d36e840-7091-4f94-b2d3-d686424680c5/Prado_Marcelo_Loyo.pdf
Vancouver
Prado ML. Uma ferramenta computacional para a geração automática de símbolos e esquemáticos de componentes eletrônicos [Internet]. 2010 ;[citado 2024 abr. 27 ] Available from: https://bdta.abcd.usp.br/directbitstream/0d36e840-7091-4f94-b2d3-d686424680c5/Prado_Marcelo_Loyo.pdf
Trabalho de Conclusão de Curso (Graduação)
Placa de desenvolvimento de sistemas eletrônicos baseados em ARM e FPGA com interfaces Ethernet e GSM (2007)
Passos Junior, Gesner Orlandi; Monteiro, José Roberto Boffino de Almeida (Orientador)
Unidade: EESC
Subjects: CIRCUITOS INTEGRADOS, HARDWARE, MICROPROCESSADORES, REDES LOCAIS DE COMPUTADORES
A citação é gerada automaticamente e pode não estar totalmente de acordo com as normas
ABNT
PASSOS JUNIOR, Gesner Orlandi. Placa de desenvolvimento de sistemas eletrônicos baseados em ARM e FPGA com interfaces Ethernet e GSM. 2007. Trabalho de Conclusão de Curso (Graduação) – Escola de Engenharia de São Carlos, Universidade de São Paulo, São Carlos, 2007. Disponível em: https://bdta.abcd.usp.br/directbitstream/d42f1558-5762-495d-bdbf-38276ed9c24c/Passos_Junior_Gesner_Orlandi.pdf. Acesso em: 27 abr. 2024.
APA
Passos Junior, G. O. (2007). Placa de desenvolvimento de sistemas eletrônicos baseados em ARM e FPGA com interfaces Ethernet e GSM (Trabalho de Conclusão de Curso (Graduação). Escola de Engenharia de São Carlos, Universidade de São Paulo, São Carlos. Recuperado de https://bdta.abcd.usp.br/directbitstream/d42f1558-5762-495d-bdbf-38276ed9c24c/Passos_Junior_Gesner_Orlandi.pdf
NLM
Passos Junior GO. Placa de desenvolvimento de sistemas eletrônicos baseados em ARM e FPGA com interfaces Ethernet e GSM [Internet]. 2007 ;[citado 2024 abr. 27 ] Available from: https://bdta.abcd.usp.br/directbitstream/d42f1558-5762-495d-bdbf-38276ed9c24c/Passos_Junior_Gesner_Orlandi.pdf
Vancouver
Passos Junior GO. Placa de desenvolvimento de sistemas eletrônicos baseados em ARM e FPGA com interfaces Ethernet e GSM [Internet]. 2007 ;[citado 2024 abr. 27 ] Available from: https://bdta.abcd.usp.br/directbitstream/d42f1558-5762-495d-bdbf-38276ed9c24c/Passos_Junior_Gesner_Orlandi.pdf
Trabalho de Conclusão de Curso (Graduação)
Estudo da integração entre sistemas de elevadores e sistema de circuito fechado de televisão em edifícios inteligentes (2003)
Boni, Eduardo; Yoshinaga, Hugo; Moscato, Lucas Antonio (coord) ; Miyagi, Paulo Eigi (Orientador) ; Bastidas Gustin, Gladys Deifan (coorient)
Unidade: EP
Subjects: ELEVADORES, INTEGRAÇÃO DE FUNÇÕES ELEMENTARES, CIRCUITOS INTEGRADOS, EDIFÍCIOS INTELIGENTES, SISTEMAS PREDIAIS
A citação é gerada automaticamente e pode não estar totalmente de acordo com as normas
ABNT
BONI, Eduardo e YOSHINAGA, Hugo. Estudo da integração entre sistemas de elevadores e sistema de circuito fechado de televisão em edifícios inteligentes. 2003. Trabalho de Conclusão de Curso (Graduação) – Escola Politécnica, Universidade de São Paulo, São Paulo, 2003. Disponível em: https://bdta.abcd.usp.br/directbitstream/d589f4d7-c580-43f4-aca0-db3c331252e2/Eduardo%20Boni.pdf. Acesso em: 27 abr. 2024.
APA
Boni, E., & Yoshinaga, H. (2003). Estudo da integração entre sistemas de elevadores e sistema de circuito fechado de televisão em edifícios inteligentes (Trabalho de Conclusão de Curso (Graduação). Escola Politécnica, Universidade de São Paulo, São Paulo. Recuperado de https://bdta.abcd.usp.br/directbitstream/d589f4d7-c580-43f4-aca0-db3c331252e2/Eduardo%20Boni.pdf
NLM
Boni E, Yoshinaga H. Estudo da integração entre sistemas de elevadores e sistema de circuito fechado de televisão em edifícios inteligentes [Internet]. 2003 ;[citado 2024 abr. 27 ] Available from: https://bdta.abcd.usp.br/directbitstream/d589f4d7-c580-43f4-aca0-db3c331252e2/Eduardo%20Boni.pdf
Vancouver
Boni E, Yoshinaga H. Estudo da integração entre sistemas de elevadores e sistema de circuito fechado de televisão em edifícios inteligentes [Internet]. 2003 ;[citado 2024 abr. 27 ] Available from: https://bdta.abcd.usp.br/directbitstream/d589f4d7-c580-43f4-aca0-db3c331252e2/Eduardo%20Boni.pdf

USP Schools

BDTA

Filters

Authors

USP affiliated authors

Date published

Subjects